一、L47FP32BPSK(双路32位BPSK数字相关器)
功能
对高速数字信号进行解调、数字滤波、抽取等处理，输出正交基带数字信号数据，同时完成双路BPSK数字相关器功能，输出双路相关解扩信号。
特点：
· 专用大规模集成电路，标准FTG256封装
· 处理80Msps输入的高速数字信号，输入时钟频率80Mhz
· 数字信号中心频率20Mhz，带宽不大于10Mhz
· 高速数字信号解调功能，交替输出I、Q基带数字信号，输出时钟频率40Mhz
· 5Mhz码速调制的BPSK数字信号解扩功能，双路数字相关器，输出双路LVTTL相关信号
· 具有自适应门限调整功能
· 采用三线码的标准进行BPSK码和量化门限数据传输
· 低功耗特性，高速数字信号处理的功耗小于500mW
电特性
|
参 数
|
最小值 典型值 最大值
|
单位
|
说明
|
|
输入数字信号
|
速率
|
80
|
MSPS
|
|
|
数据位数
|
14
|
Bit
|
2’S Complement
|
|
中心频率
|
20
|
Mhz
|
|
|
－3dB带宽
|
10
|
Mhz
|
|
|
输入时钟频率
|
80
|
Mhz
|
|
|
输出时钟频率
|
40
|
Mhz
|
|
|
输出基带I、Q数字信号
|
数字信号速率
|
80
|
MSPS
|
I/Q 交替输出
|
|
位数
|
16
|
Bit
|
2’S Complement
|
|
处理时间
|
20
|
Clock Cycles
|
|
|
BPSK码速率
|
5
|
Mbps
|
|
|
第一路相关器输出脉宽
|
0.1 0.3 0.4
|
uS
|
LVTTL
|
|
第二路相关器输出脉宽
|
0.1 0.3 0.4
|
uS
|
LVTTL
|
|
串行传输三线码
|
BPSK数据位数
|
32
|
Bit
|
|
|
门限数据位数
|
6
|
Bit
|
|
|
数据速率
|
40
|
MSPS
|
|
|
时钟频率
|
40
|
Mhz
|
|
|
功耗
|
3.3V
|
100
|
mA
|
|
|
1.2V
|
90
|
mA
|
|
FTG256封装外形图
管脚功能描述
|
PIN
|
DESCRIPTION
|
|
NAME
|
NO.
|
|
3.3V
|
B5,B9,B13,C13,
D2,D13,E8,E11,E15,F5,H2,H12
J5,J15,L12,M2,M6,M9
N15,R4,R8,R12
|
3.3V电源电压
|
|
1.2V
|
G7,G9,H8,J9,K8,K10
|
1.2V电源电压
|
|
GND
|
A1,A16,B7,B11,B15,C3,C14,
E5,E12,F2,F6,G8,G10,G15
H9,J8,K2,K7,K9,L11,L15,M5,
M12,P3,P14,R6,R10,T1,T16
|
地
|
|
Din(0)
|
B16
|
最低位数据输入
|
|
Din(1)
|
C16
|
|
|
Din(2)
|
C15
|
|
|
Din(3)
|
D16
|
|
|
Din(4)
|
D15
|
|
|
Din(5)
|
E16
|
|
|
Din(6)
|
F16
|
|
|
Din(7)
|
F15
|
|
|
Din(8)
|
G16
|
|
|
Din(9)
|
H16
|
|
|
Din(10)
|
H15
|
|
|
Din(11)
|
K16
|
|
|
Din(12)
|
K15
|
|
|
Din13)
|
M15
|
最高位数据输入
|
|
Dout(0)
|
T3
|
最低位数据输出
|
|
Dout (1)
|
T4
|
|
|
Dout (2)
|
T5
|
|
|
Dout (3)
|
R5
|
|
|
Dout (4)
|
T6
|
|
|
Dout (5)
|
T7
|
|
|
Dout (6)
|
R7
|
|
|
Dout (7)
|
T8
|
|
|
Dout (8)
|
T9
|
|
|
Dout (9)
|
R9
|
|
|
Dout (10)
|
T10
|
|
|
Dout (11)
|
T11
|
|
|
Dout (12)
|
R11
|
|
|
Dout (13)
|
T12
|
|
|
Dout (14)
|
T13
|
|
|
Dout (15)
|
R13
|
最高位数据输出
|
|
CLKin
|
B10
|
采样时钟信号输入
|
|
CLKout
|
P7
|
数据时钟信号输出
|
|
XG1
|
T14
|
一路相关LVTTL输出
|
|
XG2
|
R14
|
二路相关LVTTL输出
|
|
LED
|
N1
|
内部VCO锁定指示(高电平)
|
|
SCLK
|
P9
|
三线码时钟
|
|
SDI
|
N10
|
三线码数据
|
|
SDEN_B
|
P8
|
本地码锁定使能信号
|
|
SDEN_M
|
N8
|
量化门限数据锁定使能信号
|
|
EN_XGQ
|
J1
|
内部相关器使能（高电平）
|
|
EN_DOUT
|
L1
|
输出数据使能（高电平）
|
注：
1. 本地码锁定使能信号SDEN_B的上升沿锁定第一路相关码，下降沿锁定第二路相关码；
2. 量化门限数据锁定使能信号SDEN_M的上升沿锁定第一路量化门限数据，下降沿锁定第二路量化门限数据；
3. 输出时钟信号上升沿传输基带信号的I路数据，下降沿传输基带信号的Q路数据。 |
